El texto en las imágenes se puede traducir
Principios de composición por computadora (6.ª edición, libro de texto tridimensional) Bai Zhongying, Universidad y escuela secundaria Dai Zhitao
Precio por pieza incluyendo entrega a México
Cantidad
Producto seleccionado
Especificaciones del producto
Marca
Xinhua Wenxuan
Editorial
Science Press
Autor
Bai Zhongying, Dai Zhitao
Fecha de publicación
2019.08
Título
Principles of Computer Composition (6th Edition, Three-dimensional Textbook) Bai Zhongying, Dai Zhitao Univers...
Pie
16 open.
Número de libro
9787030619716
Precios de los libros
68.00
Marca
Xinhua Wenxuan
Editorial
Science Press
Autor
Bai Zhongying, Dai Zhitao
Fecha de publicación
2019.08
Título
Principles of Computer Composition (6th Edition, Three-dimensional Textbook) Bai Zhongying, Dai Zhitao Univers...
Pie
16 open.
Número de libro
9787030619716
Precios de los libros
68.00
Marca
Xinhua Wenxuan
Editorial
Science Press
Autor
Bai Zhongying, Dai Zhitao
Fecha de publicación
2019.08
Título
Principles of Computer Composition (6th Edition, Three-dimensional Textbook) Bai Zhongying, Dai Zhitao Univers...
Pie
16 open.
Número de libro
9787030619716
Precios de los libros
68.00
Detalles del producto
El texto en las imágenes se puede traducir
autor:Escrito por Bai Zhongying y Dai Zhitao
Precios:68
Editor:Prensa científica
Fecha de publicación:1 de agosto de 2019
Páginas:372
Vinculante:libro de bolsillo
ISBN:9787030619716
●Capítulo 1 Introducción a los Sistemas de Computación
1.1 Clasificación de las computadoras
1.2 Una breve historia del desarrollo de las computadoras
1.2.1 Cinco Generaciones de Cambios en las Computadoras
1.2.2 Desarrollo de la Memoria Semiconductora
1.2.3 Desarrollo de Microprocesadores
1.2.4 Indicadores de rendimiento del ordenador
1.3 Hardware de computadora
1.3.1 Componentes de hardware
1.3.2 Operador
1.3.3 Memoria
1.3.4 Controlador
1.3.5 Adaptadores y Dispositivos de Entrada/Salida
1.4 Software de computadora
1.4.1 Composición y clasificación del software
1.4.2 Desarrollo y Evolución de Software
1.5 Estructura jerárquica de los sistemas informáticos
1.5.1 Sistema informático multinivel
1.5.2 Equivalencia Lógica de Software y Hardware
resumen del capítulo
ejercicio
Capítulo 2 Métodos de Cálculo y Operadores
2.1 Representación de datos y texto
2.1.1 Formato de Datos
2.1.2 Representación de números en código máquina
2.1.3 Representación de caracteres y cadenas
2.1.4 Representación de caracteres chinos
2.1.5 Código de verificación
2.2 Operaciones de suma y resta de punto fijo
2.2.1 Suma en complemento a dos
2.2.2 Resta en complemento a dos
2.2.3 Concepto de Desbordamiento y Método de Detección
2.2.4 Sumador/Restador Binario Básico
2.3 Multiplicación de punto fijo
2.4 Operación de división de punto fijo
2.4.1 Principio del algoritmo original de división de código
2.4.2 Divisor Paralelo
2.5 Composición de la Unidad Aritmética de Punto Fijo
2.5.1 Operaciones Lógicas
2.5.2 Unidad de Operación Aritmética/Lógica Multifuncional
2.5.3 Bus Interno
2.5.4 Estructura Básica de la Unidad Aritmética de Punto Fijo
2.6 Métodos aritméticos de punto flotante y unidades aritméticas de punto flotante
2.6.1 Operaciones de suma y resta de punto flotante
2.6.2 Operaciones de multiplicación y división de punto flotante
2.6.3 Pipeline Aritmético de Punto Flotante
resumen del capítulo
ejercicio
Capítulo 3 Sistema de Almacenamiento
3.1 Descripción general del sistema de almacenamiento
3.1.1 Jerarquía del Sistema de Almacenamiento
3.1.2 Clasificación de la Memoria
3.1.3 Direccionamiento de Memoria y Endianness
3.1.4 Especificaciones Técnicas de Memoria
3.2 Memoria Estática de Acceso Aleatorio
3.2.1 Arreglo básico de celdas de memoria estática
3.2.2 Estructura lógica básica de SRAM
3.2.3 Temporización de lectura/escritura SRAM
3.2.4 Expansión de la capacidad de memoria
3.3 Memoria de Acceso Aleatorio Dinámico
3.3.1 Principio de Funcionamiento de la Celda de Memoria DRAM
3.3.2 Estructura Lógica del Chip DRAM
3.3.3 Temporización de lectura/escritura de DRAM
3.3.4 Operación de Refresco de DRAM
3.3.5 Modo de Transferencia en Ráfaga
3.3.6 DRAM Síncrona (SDRAM)
3.3.7 SDRAM de Doble Tasa de Datos (DDR SDRAM)
3.3.8 Verificación de Lectura/Escritura de DRAM
3.3.9 CDRAM
3.4 Memoria de solo lectura
3.4.1 Descripción general de la memoria de solo lectura
3.4.2 Memoria Flash NOR
3.5 Memoria Paralela
3.5.1 Memoria de doble puerto
3.5.2 Memoria cruzada multimodular
3.6 Memoria caché
3.6.1 Principios básicos de la caché
3.6.2 Mapeo de Direcciones entre Memoria Principal y Caché
3.6.3 Estrategia de reemplazo de caché
3.6.4 Estrategia de operación de escritura en caché
3.6.5 Organización de la caché del Pentium 4
3.6.6 Usar caché multinivel para reducir la pérdida por fallos
3.7 Memoria Virtual
3.7.1 Conceptos básicos de memoria virtual
3.7.2 Memoria Virtual Paginada
3.7.3 Memoria Virtual Segmentada y Memoria Virtual Paginada Segmentada
3.7.4 Algoritmo de Reemplazo de Memoria Virtual
3.7.5 Componentes de Gestión de Almacenamiento
3.8 Organización de la Memoria Virtual de las Máquinas de la Serie Pentium
3.8.1 Modelo de Memoria
3.8.2 Modo de Dirección Virtual
3.8.3 Traducción de Direcciones en Modo de Paginación
resumen del capítulo
ejercicio
Capítulo 4 Sistema de Instrucciones
4.1 Requisitos de desarrollo y rendimiento de los sistemas de instrucción
4.1.1 Desarrollo del sistema de instrucción
4.1.2 Requisitos de rendimiento del sistema de instrucciones
4.1.3 Relación entre el lenguaje de bajo nivel y la estructura del hardware
4.2 Formato de Instrucción
4.2.1 Código de Operación
4.2.2 Código de dirección
4.2.3 Longitud de la palabra de instrucción
4.2.4 Mnemónicos de instrucción
4.2.5 Ejemplo de formato de instrucción
4.3 Tipos de Operandos
4.3.1 Tipos de datos generales
4.3.2 Tipos de Datos Pentium
4.3.3 Tipos de Datos Power PC
4.4 Direccionamiento de Instrucciones y Datos
4.4.1 Modo de direccionamiento de instrucción
4.4.2 Modo básico de direccionamiento de operandos
4.4.3 Ejemplos de Modos de Direccionamiento
4.5 Instrucciones Típicas
4.5.1 Clasificación de instrucciones
4.5.2 Operación básica del sistema de comandos
4.5.3 Sistema de instrucciones RISC
4.6 Lenguaje Ensamblador ARM
resumen del capítulo
ejercicio
Capítulo 5 CPU
5.1 Función y Composición de la CPU
5.1.1 Funciones de la CPU
5.1.2 Componentes Básicos de la CPU
5.1.3 Registros principales en la CPU
5.1.4 Controlador de Operación y Generador de Temporización
5.2 Ciclo de Instrucción
5.2.1 Conceptos Básicos del Ciclo de Instrucción
5.2.2 Ciclo de instrucción MOV
5.2.3 Ciclo de instrucción LAD
5.2.4 Ciclo de instrucción ADD
5.2.5 Ciclo de instrucción STO
5.2.6 Ciclo de instrucción JMP
5.2.7 Representación del ciclo de instrucción usando lenguaje de diagrama de bloques
5.3 Generador de Temporización y Método de Control
5.3.1 Función y estructura de las señales de temporización
5.3.2 Generador de Señales de Temporización
5.3.3 Método de control
5.4 Controlador Microprogramado
5.4.1 Principio de control por microprograma
5.4.2 Tecnología de Microprogramación
5.5 Controlador con cable
5.6 CPU de Pipeline
5.6.1 Tecnología de Procesamiento Paralelo
5.6.2 Estructura de la CPU de la Pipeline
5.6.3 Problemas Principales en el Pipeline
5.7 CPU RISC
5.7.1 Características de las Máquinas RISC
5.7.2 Ejemplo de CPU RISC
5.7.3 Programación Dinámica de la Pipeline
resumen del capítulo
ejercicio
Capítulo 6 Sistema de Bus
6.1 Concepto y estructura de bus
6.1.1 Conceptos básicos de bus
6.1.2 Método de conexión de bus
6.1.3 Estructura interna del bus
6.1.4 Ejemplo de estructura de bus
6.2 Interfaz de Bus
6.2.1 Método de transmisión de información
6.2.2 Conceptos Básicos de Interfaz de Bus
6.3 Arbitraje de Bus
6.3.1 Arbitraje Centralizado
6.3.2 Arbitraje Distribuido
6.4 Temporización del Bus y Modos de Transferencia de Datos
6.4.1 Temporización del bus
6.4.2 Modo de transferencia de datos por bus
6.5 Bus PCI y Bus PCIe
6.5.1 Arquitectura multibús
6.5.2 Señales del Bus PCI
6.5.3 Tipos de Ciclos de Bus PCI
6.5.4 Operación de Ciclo de Bus PCI
6.5.5 Arbitraje del Bus PCI
6.5.6 Bus PCIe
resumen del capítulo
ejercicio
Capítulo 7 Equipo Periférico
7.1 Descripción general de los dispositivos periféricos
7.1.1 Funciones generales de los dispositivos periféricos
7.1.2 Clasificación de dispositivos periféricos
7.2 Dispositivos de Almacenamiento en Disco
7.2.1 Principio de Grabación Magnética
7.2.2 Composición y Clasificación del Disco
7.2.3 Unidades de Disco y Controladores
7.2.4 Distribución de la Información en Disco
7.2.5 Especificaciones técnicas del almacenamiento en disco
7.2.6 Caché de disco
7.2.7 Arreglo de Discos RAID
7.3 Dispositivos de Almacenamiento en Cinta
7.4 Dispositivos de Almacenamiento Óptico y Magneto-óptico
7.4.1 Dispositivos de almacenamiento de disco óptico
7.4.2 Dispositivos de almacenamiento de disco magneto-óptico
7.5 Dispositivos de visualización
7.5.1 Clasificación y conceptos relacionados de dispositivos de visualización
7.5.2 Pantalla de Caracteres/Gráficos
7.5.3 Dispositivo de visualización de imagen
7.5.4 Estándar de Pantalla VESA
7.6 Dispositivos de entrada y dispositivos de impresión
7.6.1 Dispositivos de Entrada
7.6.2 Dispositivos de Impresión
resumen del capítulo
ejercicio
Capítulo 8 Sistema de Entrada/Salida
8.1 Intercambio de Información entre la CPU y los Periféricos
8.1.1 Interfaces y puertos de entrada/salida
8.1.2 Proceso General de Operaciones de Entrada/Salida
8.1.3 Transmisión de datos entre la interfaz de E/S y los periféricos
8.1.4 Transferencia de datos entre la CPU y la interfaz de E/S
8.2 Método de Consulta de Programa
8.3 Métodos de Interrupción del Programa
8.3.1 Conceptos Básicos de Interrupciones
8.3.2 Obtención de la dirección de entrada del programa de servicio de interrupción
8.3.3 Interfaz básica de E/S en modo de interrupción de programa
8.3.4 Interrupción de un solo nivel
8.3.5 Interrupciones multinivel
8.3.6 Mecanismo de Interrupción Pentium
8.4 Modo DMA
8.4.1 Conceptos básicos de DMA
8.4.2 Método de transferencia DMA
8.4.3 Controlador DMA Básico
8.4.4 Controladores DMA Selectivos y Multiplexados
Modo de 8.5 canales
Funciones de 8.5.1 canales
8.5.2 Tipos de canales
8.5.3 Desarrollo de la estructura de canal
8.6 Interfaz Estándar de E/S General
8.6.1 Interfaz Estándar de E/S Paralela SCSI
8.6.2 Interfaz Estándar de E/S Serial IEEE
8.6.3 Diseño del Sistema de E/S
resumen del capítulo
ejercicio
Capítulo 9 Organización y Estructura Paralela
9.1 Paralelismo en Arquitectura
9.1.1 El concepto de paralelismo
9.1.2 Enfoques Técnicos para Mejorar el Paralelismo
9.1.3 Paralelismo en un Sistema de un Solo Procesador
9.1.4 Paralelismo en Sistemas Multiprocesador
9.1.5 Tipos de Arquitectura de Procesador Paralelo
9.1.6 Organización y Estructura de Procesadores Paralelos
9.2 Procesadores Multihilo e Hiperhilo
9.2.1 De Paralelismo a Nivel de Instrucción a Paralelismo a Nivel de Hilo
9.2.2 Arquitectura de multihilo simultáneo
9.2.3 Arquitectura de Procesador Hyperthreading
9.3 Multiprocesadores
9.3.1 Clasificación de Sistemas Multiprocesador
9.3.2 Conceptos básicos de SMP
9.3.3 Estructura de SMP
9.4 Procesadores multinúcleo
9.4.1 Ventajas de los Procesadores Multi-núcleo
9.4.2 Estructura Organizacional de los Procesadores Multi-núcleo
9.4.3 Tecnologías Clave de los Procesadores Multi-núcleo
9.5 Ejemplo de Procesador Multinúcleo
9.5.1 Procesador ARM multinúcleo
9.5.2 Procesadores Intel Core Multi-Núcleo
9.5.3 Procesador Intel Xeon Phi de muchos núcleos
9.5.4 Procesador Multi-núcleo Loongson
resumen del capítulo
ejercicio
Capítulo 10 Diseño del Experimento de Enseñanza del Curso
10.1 Plataforma de Sistema Experimental TEC-8
10.2 Estructura y Operación del Sistema Experimental TEC-8
10.2.1 Señales de Tiempo del Modelo de Computadora
10.2.2 Modelo Composición de la Computadora
10.2.3 Modelo Sistema de Instrucciones de Computadora
10.2.4 Interruptores, botones y luces indicadoras
10.2.5 Modificación de microcódigo en E2PROM
10.3 Experimento sobre la composición de las unidades de cómputo
10.4 Experimento de Memoria de Doble Puerto
10.5 Experimento de Ruta de Datos
10.6 Experimento de Controlador de Microprograma
10.7 Composición de la CPU y Experimento de Ejecución de Instrucciones de Máquina
10.8 Experimento del Principio de Interrupción
Capítulo 11 Diseño Integral del Curso
11.1 Diseño de CPU Convencional para Controladores Cableados
11.2 Diseño de una ALU con un Multiplicador de Arreglo
Apéndice "Principios de Organización de Computadoras" (Libro de Texto 3D 6ª Edición) Recursos de Apoyo para la Enseñanza
referencias
Declaro solemnemente
1.1 Clasificación de las computadoras
1.2 Una breve historia del desarrollo de las computadoras
1.2.1 Cinco Generaciones de Cambios en las Computadoras
1.2.2 Desarrollo de la Memoria Semiconductora
1.2.3 Desarrollo de Microprocesadores
1.2.4 Indicadores de rendimiento del ordenador
1.3 Hardware de computadora
1.3.1 Componentes de hardware
1.3.2 Operador
1.3.3 Memoria
1.3.4 Controlador
1.3.5 Adaptadores y Dispositivos de Entrada/Salida
1.4 Software de computadora
1.4.1 Composición y clasificación del software
1.4.2 Desarrollo y Evolución de Software
1.5 Estructura jerárquica de los sistemas informáticos
1.5.1 Sistema informático multinivel
1.5.2 Equivalencia Lógica de Software y Hardware
resumen del capítulo
ejercicio
Capítulo 2 Métodos de Cálculo y Operadores
2.1 Representación de datos y texto
2.1.1 Formato de Datos
2.1.2 Representación de números en código máquina
2.1.3 Representación de caracteres y cadenas
2.1.4 Representación de caracteres chinos
2.1.5 Código de verificación
2.2 Operaciones de suma y resta de punto fijo
2.2.1 Suma en complemento a dos
2.2.2 Resta en complemento a dos
2.2.3 Concepto de Desbordamiento y Método de Detección
2.2.4 Sumador/Restador Binario Básico
2.3 Multiplicación de punto fijo
2.4 Operación de división de punto fijo
2.4.1 Principio del algoritmo original de división de código
2.4.2 Divisor Paralelo
2.5 Composición de la Unidad Aritmética de Punto Fijo
2.5.1 Operaciones Lógicas
2.5.2 Unidad de Operación Aritmética/Lógica Multifuncional
2.5.3 Bus Interno
2.5.4 Estructura Básica de la Unidad Aritmética de Punto Fijo
2.6 Métodos aritméticos de punto flotante y unidades aritméticas de punto flotante
2.6.1 Operaciones de suma y resta de punto flotante
2.6.2 Operaciones de multiplicación y división de punto flotante
2.6.3 Pipeline Aritmético de Punto Flotante
resumen del capítulo
ejercicio
Capítulo 3 Sistema de Almacenamiento
3.1 Descripción general del sistema de almacenamiento
3.1.1 Jerarquía del Sistema de Almacenamiento
3.1.2 Clasificación de la Memoria
3.1.3 Direccionamiento de Memoria y Endianness
3.1.4 Especificaciones Técnicas de Memoria
3.2 Memoria Estática de Acceso Aleatorio
3.2.1 Arreglo básico de celdas de memoria estática
3.2.2 Estructura lógica básica de SRAM
3.2.3 Temporización de lectura/escritura SRAM
3.2.4 Expansión de la capacidad de memoria
3.3 Memoria de Acceso Aleatorio Dinámico
3.3.1 Principio de Funcionamiento de la Celda de Memoria DRAM
3.3.2 Estructura Lógica del Chip DRAM
3.3.3 Temporización de lectura/escritura de DRAM
3.3.4 Operación de Refresco de DRAM
3.3.5 Modo de Transferencia en Ráfaga
3.3.6 DRAM Síncrona (SDRAM)
3.3.7 SDRAM de Doble Tasa de Datos (DDR SDRAM)
3.3.8 Verificación de Lectura/Escritura de DRAM
3.3.9 CDRAM
3.4 Memoria de solo lectura
3.4.1 Descripción general de la memoria de solo lectura
3.4.2 Memoria Flash NOR
3.5 Memoria Paralela
3.5.1 Memoria de doble puerto
3.5.2 Memoria cruzada multimodular
3.6 Memoria caché
3.6.1 Principios básicos de la caché
3.6.2 Mapeo de Direcciones entre Memoria Principal y Caché
3.6.3 Estrategia de reemplazo de caché
3.6.4 Estrategia de operación de escritura en caché
3.6.5 Organización de la caché del Pentium 4
3.6.6 Usar caché multinivel para reducir la pérdida por fallos
3.7 Memoria Virtual
3.7.1 Conceptos básicos de memoria virtual
3.7.2 Memoria Virtual Paginada
3.7.3 Memoria Virtual Segmentada y Memoria Virtual Paginada Segmentada
3.7.4 Algoritmo de Reemplazo de Memoria Virtual
3.7.5 Componentes de Gestión de Almacenamiento
3.8 Organización de la Memoria Virtual de las Máquinas de la Serie Pentium
3.8.1 Modelo de Memoria
3.8.2 Modo de Dirección Virtual
3.8.3 Traducción de Direcciones en Modo de Paginación
resumen del capítulo
ejercicio
Capítulo 4 Sistema de Instrucciones
4.1 Requisitos de desarrollo y rendimiento de los sistemas de instrucción
4.1.1 Desarrollo del sistema de instrucción
4.1.2 Requisitos de rendimiento del sistema de instrucciones
4.1.3 Relación entre el lenguaje de bajo nivel y la estructura del hardware
4.2 Formato de Instrucción
4.2.1 Código de Operación
4.2.2 Código de dirección
4.2.3 Longitud de la palabra de instrucción
4.2.4 Mnemónicos de instrucción
4.2.5 Ejemplo de formato de instrucción
4.3 Tipos de Operandos
4.3.1 Tipos de datos generales
4.3.2 Tipos de Datos Pentium
4.3.3 Tipos de Datos Power PC
4.4 Direccionamiento de Instrucciones y Datos
4.4.1 Modo de direccionamiento de instrucción
4.4.2 Modo básico de direccionamiento de operandos
4.4.3 Ejemplos de Modos de Direccionamiento
4.5 Instrucciones Típicas
4.5.1 Clasificación de instrucciones
4.5.2 Operación básica del sistema de comandos
4.5.3 Sistema de instrucciones RISC
4.6 Lenguaje Ensamblador ARM
resumen del capítulo
ejercicio
Capítulo 5 CPU
5.1 Función y Composición de la CPU
5.1.1 Funciones de la CPU
5.1.2 Componentes Básicos de la CPU
5.1.3 Registros principales en la CPU
5.1.4 Controlador de Operación y Generador de Temporización
5.2 Ciclo de Instrucción
5.2.1 Conceptos Básicos del Ciclo de Instrucción
5.2.2 Ciclo de instrucción MOV
5.2.3 Ciclo de instrucción LAD
5.2.4 Ciclo de instrucción ADD
5.2.5 Ciclo de instrucción STO
5.2.6 Ciclo de instrucción JMP
5.2.7 Representación del ciclo de instrucción usando lenguaje de diagrama de bloques
5.3 Generador de Temporización y Método de Control
5.3.1 Función y estructura de las señales de temporización
5.3.2 Generador de Señales de Temporización
5.3.3 Método de control
5.4 Controlador Microprogramado
5.4.1 Principio de control por microprograma
5.4.2 Tecnología de Microprogramación
5.5 Controlador con cable
5.6 CPU de Pipeline
5.6.1 Tecnología de Procesamiento Paralelo
5.6.2 Estructura de la CPU de la Pipeline
5.6.3 Problemas Principales en el Pipeline
5.7 CPU RISC
5.7.1 Características de las Máquinas RISC
5.7.2 Ejemplo de CPU RISC
5.7.3 Programación Dinámica de la Pipeline
resumen del capítulo
ejercicio
Capítulo 6 Sistema de Bus
6.1 Concepto y estructura de bus
6.1.1 Conceptos básicos de bus
6.1.2 Método de conexión de bus
6.1.3 Estructura interna del bus
6.1.4 Ejemplo de estructura de bus
6.2 Interfaz de Bus
6.2.1 Método de transmisión de información
6.2.2 Conceptos Básicos de Interfaz de Bus
6.3 Arbitraje de Bus
6.3.1 Arbitraje Centralizado
6.3.2 Arbitraje Distribuido
6.4 Temporización del Bus y Modos de Transferencia de Datos
6.4.1 Temporización del bus
6.4.2 Modo de transferencia de datos por bus
6.5 Bus PCI y Bus PCIe
6.5.1 Arquitectura multibús
6.5.2 Señales del Bus PCI
6.5.3 Tipos de Ciclos de Bus PCI
6.5.4 Operación de Ciclo de Bus PCI
6.5.5 Arbitraje del Bus PCI
6.5.6 Bus PCIe
resumen del capítulo
ejercicio
Capítulo 7 Equipo Periférico
7.1 Descripción general de los dispositivos periféricos
7.1.1 Funciones generales de los dispositivos periféricos
7.1.2 Clasificación de dispositivos periféricos
7.2 Dispositivos de Almacenamiento en Disco
7.2.1 Principio de Grabación Magnética
7.2.2 Composición y Clasificación del Disco
7.2.3 Unidades de Disco y Controladores
7.2.4 Distribución de la Información en Disco
7.2.5 Especificaciones técnicas del almacenamiento en disco
7.2.6 Caché de disco
7.2.7 Arreglo de Discos RAID
7.3 Dispositivos de Almacenamiento en Cinta
7.4 Dispositivos de Almacenamiento Óptico y Magneto-óptico
7.4.1 Dispositivos de almacenamiento de disco óptico
7.4.2 Dispositivos de almacenamiento de disco magneto-óptico
7.5 Dispositivos de visualización
7.5.1 Clasificación y conceptos relacionados de dispositivos de visualización
7.5.2 Pantalla de Caracteres/Gráficos
7.5.3 Dispositivo de visualización de imagen
7.5.4 Estándar de Pantalla VESA
7.6 Dispositivos de entrada y dispositivos de impresión
7.6.1 Dispositivos de Entrada
7.6.2 Dispositivos de Impresión
resumen del capítulo
ejercicio
Capítulo 8 Sistema de Entrada/Salida
8.1 Intercambio de Información entre la CPU y los Periféricos
8.1.1 Interfaces y puertos de entrada/salida
8.1.2 Proceso General de Operaciones de Entrada/Salida
8.1.3 Transmisión de datos entre la interfaz de E/S y los periféricos
8.1.4 Transferencia de datos entre la CPU y la interfaz de E/S
8.2 Método de Consulta de Programa
8.3 Métodos de Interrupción del Programa
8.3.1 Conceptos Básicos de Interrupciones
8.3.2 Obtención de la dirección de entrada del programa de servicio de interrupción
8.3.3 Interfaz básica de E/S en modo de interrupción de programa
8.3.4 Interrupción de un solo nivel
8.3.5 Interrupciones multinivel
8.3.6 Mecanismo de Interrupción Pentium
8.4 Modo DMA
8.4.1 Conceptos básicos de DMA
8.4.2 Método de transferencia DMA
8.4.3 Controlador DMA Básico
8.4.4 Controladores DMA Selectivos y Multiplexados
Modo de 8.5 canales
Funciones de 8.5.1 canales
8.5.2 Tipos de canales
8.5.3 Desarrollo de la estructura de canal
8.6 Interfaz Estándar de E/S General
8.6.1 Interfaz Estándar de E/S Paralela SCSI
8.6.2 Interfaz Estándar de E/S Serial IEEE
8.6.3 Diseño del Sistema de E/S
resumen del capítulo
ejercicio
Capítulo 9 Organización y Estructura Paralela
9.1 Paralelismo en Arquitectura
9.1.1 El concepto de paralelismo
9.1.2 Enfoques Técnicos para Mejorar el Paralelismo
9.1.3 Paralelismo en un Sistema de un Solo Procesador
9.1.4 Paralelismo en Sistemas Multiprocesador
9.1.5 Tipos de Arquitectura de Procesador Paralelo
9.1.6 Organización y Estructura de Procesadores Paralelos
9.2 Procesadores Multihilo e Hiperhilo
9.2.1 De Paralelismo a Nivel de Instrucción a Paralelismo a Nivel de Hilo
9.2.2 Arquitectura de multihilo simultáneo
9.2.3 Arquitectura de Procesador Hyperthreading
9.3 Multiprocesadores
9.3.1 Clasificación de Sistemas Multiprocesador
9.3.2 Conceptos básicos de SMP
9.3.3 Estructura de SMP
9.4 Procesadores multinúcleo
9.4.1 Ventajas de los Procesadores Multi-núcleo
9.4.2 Estructura Organizacional de los Procesadores Multi-núcleo
9.4.3 Tecnologías Clave de los Procesadores Multi-núcleo
9.5 Ejemplo de Procesador Multinúcleo
9.5.1 Procesador ARM multinúcleo
9.5.2 Procesadores Intel Core Multi-Núcleo
9.5.3 Procesador Intel Xeon Phi de muchos núcleos
9.5.4 Procesador Multi-núcleo Loongson
resumen del capítulo
ejercicio
Capítulo 10 Diseño del Experimento de Enseñanza del Curso
10.1 Plataforma de Sistema Experimental TEC-8
10.2 Estructura y Operación del Sistema Experimental TEC-8
10.2.1 Señales de Tiempo del Modelo de Computadora
10.2.2 Modelo Composición de la Computadora
10.2.3 Modelo Sistema de Instrucciones de Computadora
10.2.4 Interruptores, botones y luces indicadoras
10.2.5 Modificación de microcódigo en E2PROM
10.3 Experimento sobre la composición de las unidades de cómputo
10.4 Experimento de Memoria de Doble Puerto
10.5 Experimento de Ruta de Datos
10.6 Experimento de Controlador de Microprograma
10.7 Composición de la CPU y Experimento de Ejecución de Instrucciones de Máquina
10.8 Experimento del Principio de Interrupción
Capítulo 11 Diseño Integral del Curso
11.1 Diseño de CPU Convencional para Controladores Cableados
11.2 Diseño de una ALU con un Multiplicador de Arreglo
Apéndice "Principios de Organización de Computadoras" (Libro de Texto 3D 6ª Edición) Recursos de Apoyo para la Enseñanza
referencias
Declaro solemnemente
Este libro es un libro de texto planificado a nivel nacional para el Duodécimo Plan Quinquenal. Se centra en la composición y el principio de funcionamiento de un sistema informático de un solo procesador y se expande sobre esta base para enseñar arquitectura paralela. El contenido se divide en 11 capítulos: (1) Introducción a los sistemas informáticos; (2) Métodos de cálculo y operadores; (3) Memoria multinivel; (4) Sistema de instrucciones; (5) Unidad central de procesamiento; (6) Sistema de bus; (7) Memoria externa y dispositivos de E/S; (8) Sistema de entrada y salida; (9) Organización y estructura paralelas; (10) Diseño del experimento de enseñanza del curso; (11) Diseño integral del curso. Este libro es el resultado específico de la reforma integral del autor del sistema del curso, el contenido de la enseñanza, los métodos de enseñanza y los medios de enseñanza de "Principios de Organización de Computadoras". Características de este libro: Integra elementos básicos, contemporáneos, sistemáticos, prácticos e inspiradores. Es un conjunto completo de libros de texto, software multimedia CAI, material didáctico, banco de respuestas a ejercicios, banco de preguntas de autoevaluación e instrumentos de enseñanza para formar un sistema de enseñanza tridimensional que unifica los tres procesos de "teoría, experimento y diseño". El libro está escrito en un lenguaje fluido y fácil de entender. Puede utilizarse como libro de texto para carreras de informática y afines, así como para exámenes de autoestudio para adultos y el Examen Nacional de Nivel de Informática (NCRE) (Nivel 4).
Escrito por Bai Zhongying y Dai Zhitao
Bai Zhongying es profesor de segundo nivel y supervisor doctoral en la Escuela de Ciencias de la Computación de la Universidad de Correos y Telecomunicaciones de Beijing. Sus intereses de investigación incluyen la arquitectura de computadoras y la seguridad de redes. En investigación científica e ingeniería, ha presidido y completado cuatro proyectos nacionales 863I, cuatro proyectos de la Fundación Nacional de Ciencias Naturales y seis proyectos provinciales y ministeriales. Un logro ganó el Premio al Logro Principal de la Conferencia Nacional de Ciencia. Un logro ganó el Premio Nacional al Progreso Científico y Tecnológico, cinco logros ganaron el primer y segundo premio al progreso científico y tecnológico ministerial, y tres logros obtuvieron patentes nacionales de invención. En investigación educativa y docente, "Tutorial de Principios de Organización de Computadoras" ganó el Premio Especial para Libros de Texto Excelentes Importantes, y cuatro logros ganaron el Premio al Logro Docente Importante. Ganó el primer "Premio al Maestro Docente" de Beijing en 2003 y el "Equipo Docente Excelente Importante" en 2008. Ha publicado 15 libros y más de 60 artículos académicos. Ha supervisado a más de 50 estudiantes de doctorado y maestría.
Total
Entrega
IVA
Otro