●Capítulo 1 Introdução aos Sistemas de Computador
1.1 Classificação dos computadores
1.2 Uma breve história do desenvolvimento do computador
1.2.1 Cinco gerações de mudanças no computador
1.2.2 Desenvolvimento de Memória Semicondutora
1.2.3 Desenvolvimento de Microprocessadores
1.2.4 Indicadores de desempenho do computador
1.3 Hardware de computador
1.3.1 Componentes de hardware
1.3.2 Operador
1.3.3 Memória
1.3.4 Controlador
1.3.5 Adaptadores e dispositivos de entrada/saída
1.4 Software de computador
1.4.1 Composição e classificação do software
1.4.2 Desenvolvimento e Evolução de Software
1.5 Estrutura hierárquica dos sistemas de computador
1.5.1 Sistema de computador multinível
1.5.2 Equivalência lógica de software e hardware
Resumo do capítulo
exercício
Capítulo 2 Métodos de Cálculo e Operadores
2.1 Representação de dados e texto
2.1.1 Formato de dados
2.1.2 Representação de números em código de máquina
2.1.3 Representação de caracteres e strings
2.1.4 Representação de caracteres chineses
2.1.5 Código de Verificação
2.2 Operações de adição e subtração de ponto fixo
2.2.1 Adição em complemento de dois
2.2.2 Subtração em complemento de dois
2.2.3 Conceito de Overflow e Método de Detecção
2.2.4 Somador/Subtrator Binário Básico
2.3 Multiplicação de ponto fixo
2.4 Operação de divisão de ponto fixo
2.4.1 Princípio do algoritmo de divisão de código original
2.4.2 Divisor paralelo
2.5 Composição da Unidade Aritmética de Ponto Fixo
2.5.1 Operações Lógicas
2.5.2 Unidade de operação lógica/aritmética multifuncional
2.5.3 Barramento interno
2.5.4 Estrutura básica da unidade aritmética de ponto fixo
2.6 Métodos aritméticos de ponto flutuante e unidades aritméticas de ponto flutuante
2.6.1 Operações de adição e subtração de ponto flutuante
2.6.2 Operações de multiplicação e divisão de ponto flutuante
2.6.3 Pipeline aritmético de ponto flutuante
Resumo do capítulo
exercício
Capítulo 3 Sistema de Armazenamento
3.1 Visão geral do sistema de armazenamento
3.1.1 Hierarquia do sistema de armazenamento
3.1.2 Classificação da Memória
3.1.3 Endereçamento de memória e endianidade
3.1.4 Especificações técnicas de memória
3.2 Memória de acesso aleatório estática
3.2.1 Matriz básica de células de memória estática
3.2.2 Estrutura lógica básica da SRAM
3.2.3 Tempo de leitura/gravação SRAM
3.2.4 Expansão da capacidade de memória
3.3 Memória de acesso aleatório dinâmica
3.3.1 Princípio de funcionamento da célula de memória DRAM
3.3.2 Estrutura lógica do chip DRAM
3.3.3 Tempo de leitura/gravação de DRAM
3.3.4 Operação de atualização de DRAM
3.3.5 Modo de transferência Burst
3.3.6 DRAM síncrona (SDRAM)
3.3.7 SDRAM de taxa de dados dupla (DDR SDRAM)
3.3.8 Verificação de leitura/gravação de DRAM
3.3.9 CDRAM
3.4 Memória somente leitura
3.4.1 Visão geral da memória somente leitura
3.4.2 Flash NOR
3.5 Memória Paralela
3.5.1 Memória de porta dupla
3.5.2 Memória cruzada multimódulo
3.6 Memória cache
3.6.1 Princípios básicos do cache
3.6.2 Mapeamento de endereços entre memória principal e cache
3.6.3 Estratégia de substituição de cache
3.6.4 Estratégia de operação de gravação de cache
3.6.5 Organização do cache do Pentium 4
3.6.6 Usando cache multinível para reduzir perdas
3.7 Memória Virtual
3.7.1 Conceitos básicos de memória virtual
3.7.2 Memória Virtual Paginada
3.7.3 Memória Virtual Segmentada e Memória Virtual Paginada Segmentada
3.7.4 Algoritmo de Substituição de Memória Virtual
3.7.5 Componentes de gerenciamento de armazenamento
3.8 Organização de memória virtual de máquinas da série Pentium
3.8.1 Modelo de Memória
3.8.2 Modo de endereço virtual
3.8.3 Tradução de Endereços no Modo de Paginação
Resumo do capítulo
exercício
Capítulo 4 Sistema de Instrução
4.1 Requisitos de desenvolvimento e desempenho de sistemas de instrução
4.1.1 Desenvolvimento do sistema de instrução
4.1.2 Requisitos de desempenho do sistema de instrução
4.1.3 Relação entre linguagem de baixo nível e estrutura de hardware
4.2 Formato de instrução
4.2.1 Código de operação
4.2.2 Código de endereço
4.2.3 Comprimento da palavra de instrução
4.2.4 Mnemônicos de instrução
4.2.5 Exemplo de formato de instrução
4.3 Tipos de operandos
4.3.1 Tipos gerais de dados
4.3.2 Tipos de dados do Pentium
4.3.3 Tipos de dados do Power PC
4.4 Endereçamento de instruções e dados
4.4.1 Modo de endereçamento de instruções
4.4.2 Modo básico de endereçamento de operandos
4.4.3 Exemplos de Modo de Endereçamento
4.5 Instruções típicas
4.5.1 Classificação das instruções
4.5.2 Operação básica do sistema de comando
4.5.3 Sistema de instruções RISC
4.6 Linguagem de montagem ARM
Resumo do capítulo
exercício
Capítulo 5 CPU
5.1 Função e composição da CPU
5.1.1 Funções da CPU
5.1.2 Componentes básicos da CPU
5.1.3 Principais registradores na CPU
5.1.4 Controlador de operação e gerador de tempo
5.2 Ciclo de Instrução
5.2.1 Conceitos básicos do ciclo de instrução
5.2.2 Ciclo de instrução MOV
5.2.3 Ciclo de instrução LAD
5.2.4 Ciclo de instrução ADD
5.2.5 Ciclo de instrução STO
5.2.6 Ciclo de instrução JMP
5.2.7 Representando o ciclo de instruções usando linguagem de diagrama de blocos
5.3 Gerador de tempo e método de controle
5.3.1 Função e estrutura dos sinais de temporização
5.3.2 Gerador de sinal de temporização
5.3.3 Método de controle
5.4 Controlador Microprogramado
5.4.1 Princípio de controle do microprograma
5.4.2 Tecnologia de microprogramação
5.5 Controlador com fio
5.6 Pipeline de CPU
5.6.1 Tecnologia de Processamento Paralelo
5.6.2 Estrutura da CPU do pipeline
5.6.3 Principais problemas no pipeline
5.7 CPU RISC
5.7.1 Características das Máquinas RISC
5.7.2 Exemplo de CPU RISC
5.7.3 Agendamento de pipeline dinâmico
Resumo do capítulo
exercício
Capítulo 6 Sistema de ônibus
6.1 Conceito e estrutura do ônibus
6.1.1 Conceitos básicos de ônibus
6.1.2 Método de conexão de barramento
6.1.3 Estrutura interna do ônibus
6.1.4 Exemplo de estrutura de barramento
6.2 Interface de barramento
6.2.1 Método de transmissão de informações
6.2.2 Conceitos básicos da interface de barramento
6.3 Arbitragem de ônibus
6.3.1 Arbitragem Centralizada
6.3.2 Arbitragem Distribuída
6.4 Temporização de barramento e modos de transferência de dados
6.4.1 Horários de ônibus
6.4.2 Modo de transferência de dados de barramento
6.5 Barramento PCI e Barramento PCIe
6.5.1 Arquitetura multi-barramento
6.5.2 Sinais de barramento PCI
6.5.3 Tipos de ciclo de barramento PCI
6.5.4 Operação do ciclo de barramento PCI
6.5.5 Arbitragem de barramento PCI
6.5.6 Barramento PCIe
Resumo do capítulo
exercício
Capítulo 7 Equipamentos Periféricos
7.1 Visão geral dos dispositivos periféricos
7.1.1 Funções gerais dos dispositivos periféricos
7.1.2 Classificação dos dispositivos periféricos
7.2 Dispositivos de armazenamento em disco
7.2.1 Princípio da Gravação Magnética
7.2.2 Composição e classificação do disco
7.2.3 Unidades de disco e controladores
7.2.4 Distribuição de informações em disco
7.2.5 Especificações técnicas de armazenamento em disco
7.2.6 Cache de disco
7.2.7 RAID de matriz de disco
7.3 Dispositivos de armazenamento em fita
7.4 Dispositivos de armazenamento óptico e magneto-óptico
7.4.1 Dispositivos de armazenamento em disco óptico
7.4.2 Dispositivos de armazenamento em disco magneto-óptico
7.5 Dispositivos de exibição
7.5.1 Classificação e conceitos relacionados de dispositivos de exibição
7.5.2 Exibição de caracteres/gráficos
7.5.3 Dispositivo de exibição de imagem
7.5.4 Padrão de exibição VESA
7.6 Dispositivos de entrada e dispositivos de impressão
7.6.1 Dispositivos de entrada
7.6.2 Dispositivos de impressão
Resumo do capítulo
exercício
Capítulo 8 Sistema de entrada/saída
8.1 Troca de informações entre CPU e periféricos
8.1.1 Interfaces e portas de entrada/saída
8.1.2 Processo Geral de Operações de Entrada/Saída
8.1.3 Transmissão de dados entre interface de E/S e periféricos
8.1.4 Transferência de dados entre CPU e interface de E/S
8.2 Método de consulta do programa
8.3 Métodos de interrupção de programa
8.3.1 Conceitos básicos de interrupções
8.3.2 Obtendo o endereço de entrada do programa de serviço de interrupção
8.3.3 Interface de E/S básica do modo de interrupção do programa
8.3.4 Interrupção de nível único
8.3.5 Interrupções multinível
8.3.6 Mecanismo de interrupção do Pentium
8.4 Modo DMA
8.4.1 Conceitos básicos de DMA
8.4.2 Método de transferência DMA
8.4.3 Controlador DMA básico
8.4.4 Controladores DMA seletivos e multiplexados
Modo de 8,5 canais
8.5.1 Funções do canal
8.5.2 Tipos de canais
8.5.3 Desenvolvimento da estrutura do canal
8.6 Interface Padrão de E/S Geral
8.6.1 Interface Padrão de E/S Paralela SCSI
8.6.2 Interface Padrão de E/S Serial IEEE
8.6.3 Projeto do sistema de E/S
Resumo do capítulo
exercício
Capítulo 9 Organização e Estrutura Paralela
9.1 Paralelismo na Arquitetura
9.1.1 O conceito de paralelismo
9.1.2 Abordagens técnicas para melhorar o paralelismo
9.1.3 Paralelismo em um sistema de processador único
9.1.4 Paralelismo em sistemas multiprocessadores
9.1.5 Tipos de Arquitetura de Processador Paralelo
9.1.6 Organização e estrutura do processador paralelo
9.2 Processadores multithreading e hyperthreading
9.2.1 Do paralelismo em nível de instrução ao paralelismo em nível de thread
9.2.2 Arquitetura multithreading simultânea
9.2.3 Arquitetura do processador Hyperthreading
9.3 Multiprocessadores
9.3.1 Classificação de sistemas multiprocessadores
9.3.2 Conceitos básicos do SMP
9.3.3 Estrutura do SMP
9.4 Processadores multi-core
9.4.1 Vantagens dos processadores multi-core
9.4.2 Estrutura organizacional de processadores multi-core
9.4.3 Principais tecnologias de processadores multi-core
9.5 Exemplo de processador multi-core
9.5.1 Processador ARM multi-core
9.5.2 Processadores Intel Core Multi-Core
9.5.3 Processador Intel Xeon Phi de vários núcleos
9.5.4 Processador multi-core Loongson
Resumo do capítulo
exercício
Capítulo 10 Curso Ensino de Design de Experimentos
10.1 Plataforma do Sistema Experimental TEC-8
10.2 Estrutura e operação do sistema experimental TEC-8
10.2.1 Sinais de temporização do computador modelo
10.2.2 Composição do Computador Modelo
10.2.3 Sistema de Instrução de Computador Modelo
10.2.4 Interruptores, botões e luzes indicadoras
10.2.5 Modificação do microcódigo no E2PROM
10.3 Experimento sobre a composição de unidades de computação
10.4 Experimento de memória de porta dupla
10.5 Experimento de Caminho de Dados
10.6 Experimento de controlador de microprograma
10.7 Experimento de composição de CPU e execução de instruções de máquina
10.8 Experimento do Princípio da Interrupção
Capítulo 11 Design de curso abrangente
11.1 Design de CPU convencional para controladores com fio
11.2 Projeto de uma ALU com um multiplicador de matriz
Apêndice "Princípios de organização de computadores" (6ª edição do livro didático 3D) Recursos de apoio ao ensino
referências
Declaro solenemente

Este livro é um livro didático planejado em nível nacional para o 12º Plano Quinquenal. Ele se concentra na composição e no princípio de funcionamento de um sistema de computador de processador único e se expande nessa base para ensinar arquitetura paralela. O conteúdo é dividido em 11 capítulos: (1) Introdução aos sistemas de computador; (2) Métodos de cálculo e operadores; (3) Memória multinível; (4) Sistema de instruções; (5) Unidade central de processamento; (6) Sistema de barramento; (7) Memória externa e dispositivos de E/S; (8) Sistema de entrada e saída; (9) Organização e estrutura paralelas; (10) Design de experimento de ensino de curso; (11) Design abrangente de curso. Este livro é o resultado específico da reforma abrangente do autor do sistema de curso, conteúdo de ensino, métodos de ensino e meios de ensino de "Princípios de organização de computadores". Características deste livro: Ele integra elementos básicos, contemporâneos, sistemáticos, práticos e inspiradores. É um conjunto abrangente de livros didáticos, software CAI multimídia, material didático, banco de respostas de exercícios, banco de questões de autoteste e instrumentos de ensino para formar um sistema de ensino tridimensional que unifica os três processos de "teoria, experimento e design". O livro é escrito em linguagem fluente e fácil de entender. Pode ser usado como um livro didático para computação e especializações relacionadas, bem como para exames de autoestudo para adultos e o National Computer Rank Examination (NCRE) (Nível 4).

Escrito por Bai Zhongying e Dai Zhitao